free性欧美人与牛,国产又粗又硬又大爽黄老大爷视 ,国产成人人妻精品一区二区三区 ,√天堂8资源中文,国产亚洲精品一区二区三区

廣告
廣告
Cadence推出Tempus™時序簽收解決方案
您的位置 資訊中心 > 新品速遞 > 正文

Cadence推出Tempus™時序簽收解決方案

2013-05-22 09:01:15 來源:半導體器件應用網(wǎng) 點擊:1009

摘要:  近日,為簡化和加速復雜IC的開發(fā),Cadence 設計系統(tǒng)公司 (NASDAQ:CDNS) 推出Tempus 時序簽收解決方案。這是一款新的靜態(tài)時序分析與收斂工具,旨在幫助系統(tǒng)級芯片 (SoC) 開發(fā)者加速時序收斂,將芯片設計快速轉(zhuǎn)化為可制造的產(chǎn)品。Tempus 時序簽收解決方案代表了時序簽收工具的一種新方法,它不僅使客戶壓縮時序簽收收斂與分析的時間,實現(xiàn)更快流片(tape out),同時又能減少不必要的對時序分析結(jié)果的悲觀,降低設計的面積和功耗。

關鍵字:  系統(tǒng)級芯片德州儀器,時序簽收

要點:

Tempus時序簽收解決方案提供的性能比傳統(tǒng)的時序分析解決方案提升了一個數(shù)量級。

可擴展性,能夠?qū)哂猩蟽|個實例的設計進行全扁平化分析。

集成的簽收精度的時序收斂環(huán)境利用創(chuàng)新的考慮物理layout的ECO技術(shù),可以使設計閉合提前數(shù)周時間。

“Cadence的使命就是幫客戶打造偉大和成功的產(chǎn)品,” Cadence公司總裁兼首席執(zhí)行官陳立武表示。“在當今復雜的系統(tǒng)級芯片上,能及時實現(xiàn)設計收斂從而抓住上市時機是一項重大的挑戰(zhàn)。為了應對這項挑戰(zhàn),我們與客戶及行業(yè)合作伙伴緊密合作,共同開發(fā)出了Tempus時序簽收解決方案。”

Tempus 時序簽收解決方案中推出的新功能有:

市場上第一款大型分布式并行時序分析引擎,它可以擴展到使用多達數(shù)百個CPU。

并行架構(gòu)使得Tempus 時序簽收解決方案能分析含數(shù)億實例的設計,同時又不會降低準確性。

新的基于路徑式分析引擎,利用多核處理,可以減少對時序分析結(jié)果的悲觀。利用其性能上的優(yōu)勢,Tempus 時序簽收解決方案對基于路徑式分析的使用可以比其他的解決方案更為廣泛。

多模多角 (MMMC) 分析和考慮物理layout的時序收斂,采用多線程和分布式并行時序分析。

Tempus 時序簽收解決方案的先進功能能夠處理包含了數(shù)億單元實例的設計,同時又不會降低準確性。客戶初步使用結(jié)果顯示,Tempus 時序簽收解決方案能在數(shù)天時間內(nèi)即在一個設計上實現(xiàn)時序收斂,而傳統(tǒng)的流程在同一設計上可能要耗費數(shù)周的時間。

“目前,花費在時序收斂與簽收上的時間接近整個設計實現(xiàn)流程時間的40%。復雜設計對實現(xiàn)時序收斂提出了更高的要求,傳統(tǒng)的簽收流程卻沒有能跟上這種需求的步伐。”Cadence主管芯片實現(xiàn)部門芯片簽收與驗證業(yè)務的公司副總裁Anirudh Devgan表示,“Tempus 時序簽收解決方案利用了多處理和ECO特性,比傳統(tǒng)流程更快達到簽收,是時序簽收工具在創(chuàng)新和性能方面取得的重大進步。”

“我們很高興看到Cadence在靜態(tài)時序分析(STA)領域取得了新的進展,” 德州儀器處理器開發(fā)總監(jiān)Sanjive Agarwala表示。“在我們轉(zhuǎn)向更先進的制程節(jié)點后,時序收斂變得更加困難。所幸的是,Cadence迎難而上,提供了新的技術(shù)來解決這些復雜的設計收斂問題?!?/P>

上市計劃

Tempus 時序簽收解決方案預計在2013年第3季度上市。Cadence計劃在2013年6月3日-5日在德克薩斯州奧斯汀舉辦的設計自動化大會DAC上演示這一工具的先進功能。

關于Cadence

Cadence公司成就全球電子設計技術(shù)創(chuàng)新,并在創(chuàng)建當今集成電路和電子產(chǎn)品中發(fā)揮核心作用。我們的客戶采用Cadence的軟件、硬件、IP、設計服務,以設計和驗證用于消費電子、網(wǎng)絡和通訊設備以及計算機系統(tǒng)中的尖端半導體器件。公司總部位于美國加州圣荷塞市,在世界各地均設有銷售辦事處、設計中心和研究機構(gòu),以服務于全球電子產(chǎn)業(yè)。關于公司、產(chǎn)品及服務的更多信息,敬請瀏覽公司網(wǎng)站www.cadence.com 。

本文為嗶哥嗶特資訊原創(chuàng)文章,未經(jīng)允許和授權(quán),不得轉(zhuǎn)載,否則將嚴格追究法律責任;

閱讀延展
系統(tǒng)級芯片 德州儀器 時序簽收
  • 臺積電認可Cadence Tempus時序簽收工具用于20納米設計

    臺積電認可Cadence Tempus時序簽收工具用于20納米設計

    【中國,2013年5月24日】——全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ:CDNS) 今天宣布,臺積電(TSMC)在20納米制程對全新的Cadence® Tempus™時序簽收解決方案提供了認證。該認證意味著通過臺積電嚴格的EDA工具驗證過的Cadence Tempus 時序簽收解決方案能夠確??蛻魧崿F(xiàn)先進制程節(jié)點的最高精確度標準。

  • Cadence推Tempus™時序簽收解決方案 簡化復雜IC的開發(fā)

    Cadence推Tempus™時序簽收解決方案 簡化復雜IC的開發(fā)

    為簡化和加速復雜IC的開發(fā),Cadence設計系統(tǒng)公司今天推出Tempus™ 時序簽收解決方案。這是一款新的靜態(tài)時序分析與收斂工具,旨在幫助系統(tǒng)級芯片 (SoC) 開發(fā)者加速時序收斂,將芯片設計快速轉(zhuǎn)化為可制造的產(chǎn)品。

  • Cadence推Tempus™時序簽收解決方案 簡化復雜IC的開發(fā)

    Cadence推Tempus™時序簽收解決方案 簡化復雜IC的開發(fā)

    為簡化和加速復雜IC的開發(fā),Cadence設計系統(tǒng)公司今天推出Tempus™ 時序簽收解決方案。這是一款新的靜態(tài)時序分析與收斂工具,旨在幫助系統(tǒng)級芯片 (SoC) 開發(fā)者加速時序收斂,將芯片設計快速轉(zhuǎn)化為可制造的產(chǎn)品。

微信

第一時間獲取電子制造行業(yè)新鮮資訊和深度商業(yè)分析,請在微信公眾賬號中搜索“嗶哥嗶特商務網(wǎng)”或者“big-bit”,或用手機掃描左方二維碼,即可獲得嗶哥嗶特每日精華內(nèi)容推送和最優(yōu)搜索體驗,并參與活動!

發(fā)表評論

  • 最新評論
  • 廣告
  • 廣告
  • 廣告
廣告
粵B2-20030274號   Copyright Big-Bit ? 2019-2029 All Right Reserved 大比特資訊 版權(quán)所有     未經(jīng)本網(wǎng)站書面特別授權(quán),請勿轉(zhuǎn)載或建立影像,違者依法追究相關法律責任