free性欧美人与牛,国产又粗又硬又大爽黄老大爷视 ,国产成人人妻精品一区二区三区 ,√天堂8资源中文,国产亚洲精品一区二区三区

FPGA設(shè)計(jì)者的5項(xiàng)基本功，跟小編一起來(lái)看看吧!

模擬仿真-作用和時(shí)序模擬仿真，寫Testbench。

綜合-查詢占有的資源并開展提升，一般的FPGA設(shè)計(jì)工程師沒(méi)有這一概念。

時(shí)序剖析-在FPGA最重要的一部分，大部分難題都產(chǎn)生在時(shí)序上。

調(diào)試-FPGA解決困難的能力。

最終是驗(yàn)證。

針對(duì)FPGA設(shè)計(jì)者而言,學(xué)好這5項(xiàng)基本功，與用好相對(duì)的EDA專用工具是同一道理，它們之間的對(duì)應(yīng)關(guān)系如下:

●仿真:Modelsim,QuartusII(SimulatorTool)

●綜合:QuartusII(CompilerTool,RTLViewer,TechnologyMapViewer,ChipPlanner)

●時(shí)序:QuartusII(TImeQuestTimingAnalyzer,TechnologyMapViewer,ChipPlanner)

●調(diào)試:QuartusII(SignalTapIILogicAnalyzer,VirtualJTAG,AssignmentEditor)

●驗(yàn)證:Modelsim,QuartusII(TestBenchTemplateWriter)。

把握HDL語(yǔ)言盡管不是FPGA設(shè)計(jì)的所有，可是HDL語(yǔ)言對(duì)FPGA設(shè)計(jì)的影響圍繞于全部FPGA設(shè)計(jì)步驟中，與FPGA設(shè)計(jì)的5項(xiàng)基本功是緊密聯(lián)系的。

針對(duì)FPGA設(shè)計(jì)者而言，用好“HDL語(yǔ)言的可綜合子集”就能夠進(jìn)行FPGA設(shè)計(jì)50%的工作——設(shè)計(jì)方案編號(hào)。

只要練好模擬仿真、綜合、時(shí)序剖析這3項(xiàng)基本功,針對(duì)學(xué)習(xí)培訓(xùn)“HDL語(yǔ)言的可綜合子集”有以下幫助：

●根據(jù)模擬仿真，就能夠觀察HDL語(yǔ)言在FPGA設(shè)計(jì)中的邏輯行為。

●根據(jù)綜合性，就能夠觀察HDL語(yǔ)言在FPGA設(shè)計(jì)中的物理完成方式。

●根據(jù)時(shí)序剖析，就能夠觀察HDL語(yǔ)言在FPGA設(shè)計(jì)中的物理完成特點(diǎn)。

針對(duì)FPGA設(shè)計(jì)者而言，用好“HDL語(yǔ)言的驗(yàn)證子集”，就能夠進(jìn)行FPGA設(shè)計(jì)的另外50%的工作中——調(diào)試和驗(yàn)證。

●先構(gòu)建FPGA驗(yàn)證環(huán)境，根據(jù)模擬仿真的方式能夠檢測(cè)FPGA設(shè)計(jì)的準(zhǔn)確性。

●全方位的模擬仿真驗(yàn)證能夠降低FPGA硬件配置調(diào)試的任務(wù)量。

●各位小伙伴們可以把硬件配置調(diào)試與模擬仿真驗(yàn)證方式融合起來(lái)，用調(diào)試處理模擬仿真未驗(yàn)證的難題，用模擬仿真確保早已處理的難題沒(méi)有調(diào)試中重現(xiàn)，這樣的話能夠創(chuàng)建一個(gè)回歸驗(yàn)證步驟,有利于FPGA設(shè)計(jì)項(xiàng)目的維護(hù)。

FPGA設(shè)計(jì)者的這5項(xiàng)基本功并不是獨(dú)立使用的，務(wù)必融合應(yīng)用才可以進(jìn)行一個(gè)詳細(xì)的FPGA設(shè)計(jì)步驟。

換個(gè)角度來(lái)看，根據(jù)進(jìn)行一個(gè)詳細(xì)的FPGA設(shè)計(jì)流程才可以最有效地訓(xùn)練這5項(xiàng)FPGA基本功。

只有對(duì)這5項(xiàng)FPGA設(shè)計(jì)基本功擁有基本的了解，才可以逐一加強(qiáng)學(xué)習(xí)，隨后各位小伙伴們把學(xué)得的專業(yè)知識(shí)再度用以詳細(xì)的FPGA設(shè)計(jì)流程。只有這樣，才能夠明顯提高FPGA開發(fā)設(shè)計(jì)水平。